[DE2-115] Lab.2-1: Counter

Altera DE2-115 보드를 이용하여 카운터를 실습한다.

 

카운터를 Verilog 로 기술하고 이를 DE2-115 보드의  Altera CycloneIV 를 이용하여 구현하고 카운터 출력을 LED 로 확인한다. 

 

  

3 bits 카운터 count_8 을 Verilog 로 기술하고 Quartus 에서 Symbol 을 생성한다.  

[count_8.v]

/////----------------------------------------/////
module count_8(
    input               clk,
    input               rst_n,
    input               en,
    output  reg [2:0]   count
); 

/////----------------------------------------/////
    always @(posedge clk, negedge rst_n) begin
        if (rst_n == 0) begin
            count <= 3'd7; 
        end
        else begin
            if(en == 1) begin
                count <= count + 1;	
            end
            else begin
                count <= 3'd7; 
            end
        end
    end
endmodule

 

프로젝트에 count_8.v 를 추가하고 Schematic 창에서 회로를 구성한다.  

 

Pin Planner 에서 Pin 을 할당하고 이를 합성 후 LED 로 출력 결과를 확인한다. push button 을 누르면 count ← 7 이 되어 LED 가 on 이 되고, dip switch en = 0 이면 LED 가 on, en = 1 이면 LED 가 on, off 가 반복됨을 알수 있다. 

Verilog 로 Counter 를 기술하였고 Conter 출력을 LED 로 확인하였다.