본문 바로가기

원s/Verilog

[ModelSim] Verilog Simulation Start

Modelsim Simulation Guideline

 

1. Verilog simulation 을 위하여 Intel 홈페이지에서 ModelSim Start Edition 을 설치한다.  

2. Verilog simualtion 을 진행하는 프로젝트 폴더를 생성하고 ModelSim 을 실행한다.

3. ModelSim 에서 프로젝트 생성한다. 

4. Verilog 코드를 기술하고 컴파일을 실행한다.

    - ModelSim 에서 Verilog 파일을 생성하여 컴파일 실행

    - 기술된 Verilog Code 를 ModelSim 에 추가하여 컴파일 실행 

5. Simulation 을 진행한다.

    Test Bench 로 Simulate Mode 를 수행하고, 
    Waveform 에 Signal 을 추가하고 결과를 확인하며 디버깅을 진행한다.   

 

[참조]

https://www.intel.com/content/www/us/en/programmable/downloads/download-center.html

 

반응형

'원s > Verilog' 카테고리의 다른 글

[Verilog] Combination Logic  (0) 2020.04.05
[Verilog] Logic Gate  (0) 2020.03.21
[Verilog] Data type  (0) 2020.03.08
[Verilog] Verilog Introduction  (0) 2020.03.01