원s (35) 썸네일형 리스트형 [DE2-115] Lab.1-2: Clock Divider 지난 실습에 이어서 DE2-115 보드를 이용하여 클럭 분주기를 실습한다. [Clock Divider] [clk_gen.v] clk_gen.v 에서 clk_1k 1kHz 로 분주하는 코드로 수정하고, Symbol clk_gen 을 업데이트한다. 더보기 /////----------------------------------------///// module clk_gen( /////----------------------------------------///// input clk, input rst_n, input en, output reg clk_2, output reg clk_4, output reg clk_1k ); /////----------------------------------------///.. [DE2-115] Lab.1-1: Clock Divider Altera DE2-115 보드를 이용하여 클럭 분주기를 실습한다. [Clock Prescler] 클럭 분주기 clk_gen.v 를 Verilog 로 기술하고, 이를 DE2-115 보드의 Altera CycloneIV 를 이용하여 구현하고 실습 결과를 오실로스코프로 측정한다. [clk_gen.v] 처음으로 Main Clock을 1/2, 1/4 분주하는 clk_gen.v 를 Verilog 로 기술하고 Quartus II 에서 Symbol clk_gen 을 생성한다. 더보기 /////----------------------------------------///// module clk_gen( /////----------------------------------------///// input clk, inp.. [Hyper-V] Install Ubuntu Server 18.04 in Hyper-V Windows Pro 이상부터 제공하는 하드웨어 가상화 환경 프로그램 Hyper-V 이용하여 리눅스 운영체제 Ubuntu Server 18.04 LTS 를 설치한다. 0. Windows 10 에 Hyper-V 를 설치 구성하고 운영체제 Ubuntu 이미지를 다운로드한다. 1. Hyper-V 에서 가상 네트워크 스위치를 구성한다. 3. Hyper-V 에 가상 화 환경을 구성할 Ubuntu Server 가상 머신을 생성한다. 3. 가상화 환경에 하드웨어 설정 (보안 부팅, 네트워크 어뎁터 등)을 추가 적용한다. 4. Ubuntu Server 18.04 LTS 를 설치, 가상화 환경을 구축한다. 5. 설치 한 Ubuntu 에 로그인 확인 후 GUI 를 설치한다. 6. Ubuntu Server 환경을 구축하고 .. [Quartus] Quartus II 10.0 Quick Start Quartus II 10.0 Quick Start 1. Quartus II 를 실행한다. 2. 디지털시스템설계를 수행할 프로젝트를 생성한다. 미리 기술 된 Verilog 코드가 있으면 추가하고, FPGA 디바이스 및 EDA Tool 등을 세팅한다. 3. 이 프로젝트는 Block Digram/Schematic File 로 진행한다. 4. 프로젝트 회로를 구성하고 컴파일을 수행한다. Verilog Code를 Symbol로 변환하고, Schematic 창에서 Symbol(module, input, output) 을 추가하고 회로를 구성한 후 합성을 진행한다. 5. 프로젝트 핀을 할당한 후 컴파일을 진행한다. 6. FPGA 보드에 컴파일 된 sof 파일을 다운로드한다. PC 와 FPGA Board를 USB-Bl.. [Verilog] Combination Logic Combination Logic Simulation 조합 논리회로를 Verilog로 기술하고 Modelsim을 이용하여 시뮬레이션한다. [2:1 MUX] Module: mux2 는 s = 0 이면 y ≪ a, s = 1 이면 y ≪ b 를 출력하는 4 bits Multiplexer 를 assign 문으로 Verilog 로 기술한다. Conditional and Logical Operator ? : conditional ! negation && logical OR || logical AND [4:1 MUX] Module: mux4 는 2bits 제어신호 s 를 가지는 4 bits MUX 를 always 문으로 Verilog 로 기술한다. mux4 에서 s = 0, 1 이면 오른쪽으로 1 bit 쉬프트 하고.. [Ubuntu] Install Ubuntu Desktop 18.04 LTS in SSD 데비안 계열의 리눅스 운영체제 Ubuntu Desktop18.04 LTS 를 외장 SSD 에 설치한다. 0. Ubuntu 이미지를 다운로드하고 Rufus 프로그램을 이용하여 USB 에 이미지를 다운로드 하여 부팅 디스크를 만든다. 1. PC 를 부팅하여 Ubutu 설치로 들어가 SSD 파티션을 설정한다. 3. Ubnutu 를 외장 SSD 에 설치한다. 4. Ubuntu 설치 후 패키지를 업데이트 하고 한글 입력 키보드를 설정하고 LInux 명령어를 실습한다. [참조] https://ubuntu.com/ [Verilog] Logic Gate Logic Gate Simulation Logic gate 를 Verilog 로 기술하고 Modelsim 을 이용하여 시뮬레이션한다. [2-input logic gate] Module: gate2 는 Bit-Wire Operator 를 이용하여 2-input Logic Gate 를 기술한다. Bit-Wire Operator ~ NOT | OR & AND ^ XOR [4-input logic gate] Module: gate4 는 Unary Reduction Operator 를 이용하여 4-input Logic Gate 를 기술한다. Unary reduction operator & AND | OR ^ XOR [Comparator] Module: comparator 는 Relationnal Operator .. [WSL] Linux Command Linux command user@host:~ $ [command] [options] [parameters] man an interface to the on-line reference manuals pwd print name of current working directory ls list directory content -a all -l use a long listing format cd change directory mkdir make directory -p parents rm remove files or directories -r remove directories and their contents -f ignore nonexistent files and argument cp copy files an.. 이전 1 2 3 4 5 다음
